RS-flip-flop. Prinsippet for operasjonen, funksjonsdiagrammer, overgangstabellen

Utløse - en enkel enhet er en digital maskin. Den har to tilstand stabilitet. Ett av disse forholdene er tildelt en verdi "1", og den andre - "0". Trigger tilstand, og verdien av den binære informasjonen som er lagret deri, blir utgangssignalene bestemt: Direkte og invertert. I det tilfelle hvor det direkte utgangspotensialet er etablert, noe som tilsvarer en logisk en, tilstanden av flip-flop kalt enheten (potensialet ved den inverterte utgang er null). Hvis den direkte utgang er ikke potensial, da triggerbetingelsen kalles null.

Triggers, klassifiseres av følgende funksjoner:

1. Ved hjelp av metoden til opptaksinformasjon (synkron og asynkron).

2. Ved hjelp av kontrollinformasjon (statistikk, dynamisk, enkelttrinns, flertrinns).

3. Som realisering av de logiske forbindelser (JK-flip-flop, RS-trigger T-triger, D-flip-flop og andre typer).

De viktigste parameterne for alle typer utløsere er den største verdien av inngangssignalet varigheten, forsinkelsestiden som kreves for omkopling av flip-flop, og tillater drift tid.

I denne artikkelen, la oss snakke om denne type enhet, som RS-flip-flop. De er av to typer: synkron og asynkron.

Asynkron RS-vippen har to linjer konstruktivt (R og S) inngang. Denne anordning fungerer i henhold til overgangstabellen.

Forbudt for en slik flip-flop er en kombinasjon av signalene på inngangene til innretningen, forårsaker en tilstand av usikkerhet. Denne kombinasjonen kan uttrykkes som et krav RtSt = 0. For å minimalisere vist kartet Karnaugh lov trigger operasjon, som blir kalt den karakteristiske ligning: Q (t + 1) = St V R'tQt. Således RtSt er null.

På den funksjonsdiagram viser RS-flip-flop asynkron typen NOG og andre forestilling NOR-elementer.

Den andre typen - synkrone RS-FF. En slik anordning er konstruksjonsmessig har tre direkte innganger S, R, og C. Forskjellen mellom den synkrone og asynkrone type vippen er tilstedeværelsen av en synkroniseringsinngang (C). Det er nødvendig av følgende grunner: fordi i enhets inngangene (logisk element) signaler sendes ikke alltid samtidig. Dette skyldes det faktum at de passerer gjennom ulike typer og antall noder som har ulike forsinkelser. Dette fenomenet kalles en "match". Som et resultat av slike "hendelser" signalverdier som oppnås vil bli overlagret på de tidligere verdier av de andre signalene. Alt dette fører til en falsk alarm enheter.

Dette fenomenet kan elimineres ved å anvende inngangssignaler tid gating enhet. Nemlig, ved inngangen av NAND-porten bortsett direkte informasjonssignaler som tilføres nøkkel synkroniseringspulser, denne tidsinformasjonen til inngangssignalene har tid til å låse på inngangen.

Den viktigste forutsetning for korrekt operasjon av svitsje logiske trinn i det RS-flip-flop og logikk som styres av dem - Rt unacceptability samtidig handling eller signal St, en svitsjeanordning, og innhenting av informasjon fra utgangen Q (t + 1) flip-flop. I denne forbindelse har potensial serie eneste synkron elementer.

RS-type flip-flop synkron karakteristikken representeres ved ligningen: Q (t + 1) = StCt V R'tQt V QtC't.

Bildet viser RS-trigger synkrontypen NAND. Inngangs OG-porter, er ikke logisk enhet overført til koplingsdatainngangen S eller R for de nødvendige innganger asynkrone RS type-holdekrets med invertert inngang bare når inngangen til synkron (C) signal ved logisk en.